Todos los CPUs x86 compatibles con la PC son procesadores CISC (Computadora de Conjunto de Instrucciones Complejas), pero en las Mac nuevas o en alguna que se hagan dibujos de ingeniería complejos, probablemente tengan un CPU RISC (Computadora de Conjunto de Instrucciones Reducido).
La diferencia práctica entre CISC y RISC es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin la traducción de software que disminuya el desempeño. Pero CISC y RISC también reflejan dos filosofías de computación rivales. El procesamiento de RISC requiere breves instrucciones de software de la misma longitud, que son fáciles de procesar rápidamente y en tandém por un CPU.
En contraste, un procesador de CISC tiene que procesar instrucciones más largas de longitud desigual. Es más difícil procesar múltiples instrucciones de CISC a la vez.
Los que proponen RISC mantienen que su método de procesamiento es más eficiente y más escalable, por lo que los arquitectos pueden añadir unidades de ejecución más fácilmente a un diseño existente y aumentar el rendimiento (las unidades de ejecución son los circuitos dentro del chip que hacen gran parte del trabajo). Similarmente, RISC facilita el multiprocesamiento verdadero, donde varios CPUs trabajan simétricamente mientras dividen, ejecutan y ensamblan una cadena de instrucción; los chips CISC pueden hacer lo mismo, pero no son tan efectivos. La simplicidad de las instrucciones de RISC también significa que requieren menos lógica para ejecutar, reduciendo el costo del chip. Pocos en el campo del CISC discuten estos hechos, prefiriendo apuntar a la realidad <
Todo el debate de CISC/RISC puede ser irrelevante pronto debido a que nuevas técnicas están convergiendo. El Pentium Pro, el Nx586 y el K5 son básicamente procesadores RISC en su núcleo. Toman las instrucciones de CISC y las traducen a instrucciones estilo RISC. Para la generación que sigue al Pentium Pro, Intel y Hewlett-Packard están colaborando en un CPU híbrido que pueda aceptar instrucciones RISC y CISC. Si ese chip crea un estándar, puede acelerar el cambio hacia el software optimizado para RISC. Un mundo de RISC significaría CPUs más poderosos, y más baratos. Cuando quiera mejorar, simplemente puede añadir otro CPU en lugar de desprenderse de su viejo CPU.
Procesadores: CISC y RISC
Los procesadores se agrupan hoy en dos familias, la más antigua y común de las cuales es la "CISC" o "Complex InstructionSet Computer": computador de set complejo de instrucciones. Esto corresponde a procesadores que son capaces de ejecutar gran número de instrucciones pre-definidas en lenguaje de máquina (del orden del centenar).
Desde hace unos años se fabrican y utilizan en algunas máquinas procesadores "RISC" o "Reduced Instruction Set Computer", es decir con un número reducido de instrucciones. Esto permite una ejecución más rápida de las instrucciones pero requiere compiladores (o sea traductores automáticos de programas) más complejos ya que las instrucciones que un "CISC" podría omitir pero no un "RISC", deben ser escritas como combinaciones de varias instrucciones admisibles del "RISC". Se obtiene una ganancia en velocidad por el hecho que el RISC domina instrucciones muy frecuentes mientras son operaciones menos frecuentes las que deben descomponerse.
Hace ya tiempo que se ha empezado a investigar sobre microprocesadores "híbridos", es decir, han llevado a cabo el que las nuevas CPU's no sean en su cien por cien CISC, sino por el contrario, que estas ya contengan algunos aspectos de tecnología RISC. Este propósito se ha realizado con el fin de obtener ventajas procedentes de ambas tecnologías (mantener la compatibilidad x86 de los CISC, y a la vez aumentar las prestaciones hasta aproximarse a un RISC), sin embargo, este objetivo todavía no se ha conseguido, de momento se han introducido algunos puntos del RISC, lo cual no significa que hayan alcanzado un nivel optimo.
Realmente, las diferencias son cada vez más borrosas entre las arquitecturas CISC y RISC. Las CPU's combinan elementos de ambas y no son fáciles de encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de la arquitectura x86 a microoperaciones sencillas de longitud fija que se ejecutan en un núcleo de estilo RISC. El UltraSparc-II de Sun, acelera la decodificación MPEG con unas instrucciones especiales para gráficos; estas instrucciones obtienen unos resultados que en otros procesadores requerirían 48 instrucciones.
Por lo tanto a corto plazo, en el mercado coexistirán las CPU's RISC y los microprocesadores híbridos RISC - CISC, pero cada vez con diferencias mas difusas entre ambas tecnologías. De hecho, los futuros procesadores lucharan en cuatro frentes:
-Ejecutar más instrucciones por ciclo.
-Ejecutar las instrucciones en orden distinto del original para que las interdependencias
Entre operaciones sucesivas no afecten al rendimiento del procesador.
-Renombrar los registros para paliar la escasez de los mismos.
-Contribuir a acelerar el rendimiento global del sistema, además de la velocidad de la
CPU.
A continuación pasaremos a comentar brevemente algunas de las CPU's, recién salidas o próximas a salir:
3. Kriptón - 5 O K5 De AMD
Estado Actual: Muestras comerciales.
Velocidad Prevista: 120 Mhz
Rendimiento Estimado: Entre 109 y 115 SPECint92.
Proceso de Fabricación: CMOS de tres capas de metal.
Tamaño de la Tecnología de Proceso : 0'35 micras
Ventajas Tecnológicas:
Microarquitectura superescalar de cuatro vías
Núcleo de tipo RISC desacoplado
Ejecución especulativa con reordenación de instrucciones
Desventajas Tecnológicas:
Velocidades de reloj inferiores a las inicialmente previstas
Las extensas pruebas de compatibilidad han retrasado el lanzamiento
4. Pentium pro de Intel
Estado Actual: Inicios de producción.
Velocidad Prevista: 150 Mhz
Rendimiento Estimado: Entre 220 SPECint92; 215 SPECfp92
Proceso de Fabricación: BiCMOS.
Tamaño de la Tecnología de Proceso : 0'6 micras
Ventajas Tecnológicas:
Paquete multichip que integra una cache secundaria de 256 KB que se comunica con la CPU a la misma velocidad del procesador
Microarquitectura superescalar con reordenación de instrucciones
Superpipelines incluidos para permitir altas velocidades de reloj.
Desventajas Tecnológicas:
Alto precio de fabricación del paquete multichip
Microarquitectura optimizada para software de 32 bits, que tienen rendimiento pobre con código de 16 bits
Consumo de energía y disipación de calor totalmente inapropiadas para ordenadores portátiles
5. Mips
Estado Actual: Primeras pruebas de producción
Velocidad de reloj Prevista: 200 Mhz
Rendimiento Estimado: 300 SPECint92 y 600 SPECfp92
Proceso de Fabricación: CMOS
Tamaño de la Tecnología de Proceso: 0'35 micras
Ventajas Tecnológicas:
Este chip de 64 bits tiene cinco pipelines funcionales, por lo que puede llegar a ejecutar cinco instrucciones por ciclo de reloj. Con dos unidades de coma flotante de precisión doble, el R10000 esta optimizado para sostener un alto rendimiento de coma flotante.
Desventajas Tecnológicas:
Para optimizar el rendimiento, la memoria cache secundaria externa tiene que fabricarse con costosa tecnología
SRAM.
6. Sun microsystems
Estado Actual: Diseño
Velocidad de Reloj Prevista: de 250 a 300 Mhz
Rendimiento Estimado: De 350 a 420 SPECint92 y de 550 a 660 SPECfp92
Proceso de Fabricación: CMOS de cinco capas de metal.
Tamaño de la Tecnología de Proceso: 0'3 micras
Ventajas Tecnológicas:
El UltraSparc-II es una CPU de 64 bits superescalar de cuatro vías que no ha sido optimizada para tener unas altas cifras de rendimiento puro, sino para aplicaciones multimedia y de red.
Desventajas Tecnológicas:
La falta de asistencia por hardware para reordenar instrucciones crea una gran dependencia hacia la calidad de los compiladores y exige la recopilación del software anterior para disfrutar de todas las ventajas del chip
UltraSparc-II.
7. Hewlett - packard
Estado Actual: Muestras de producción
Velocidad de Reloj Prevista: de 200 Mhz
Rendimiento Estimado: Superior a 360 SPECint92 y 550 SPECfp92
Proceso de Fabricación: CMOS
Tamaño de la Tecnología de Proceso: 0'5 micras
Ventajas Tecnológicas:
HP es el único fabricante RISC que deja fuera del chip las memorias cache primarias de instrucciones y datos, por lo que pueden tener un tamaño de varios megabytes y tener un buen rendimiento con los datos de tamaño excesivo para la cache, que suelen ser problemáticos para otros núcleos RISC diseñados solo para la velocidad de proceso.
8. Fundamentos y origen del risc
Los titulares que definen la arquitectura RISC, podría resumirse, con la suficiente flexibilidad, en varios puntos:
- Reducción del número de instrucciones ( ensamblador ).
- Uso intensivo de registros, diminuyendo los accesos a memoria.
- Simplificación de la CPU en aras de una mayor velocidad de proceso.
- Empleo de memorias cache.
- Utilización de "compiladores optimizados", generadores de código objeto adaptado a los requerimientos de la CPU.
9. Corazón del risc
La CPU o procesador es el centro, el cerebro del ordenador. Será ella quien dicte las acciones a tomar tras leer la información contenida en memoria. Se alimenta de instrucciones en lenguaje ensamblador para, a partir de cada una de estas, generar una pleyade de ordenes ( microordenes ) que, semiocultas al programador, recorrerán las interioridades del propio procesador, activando registros, etc.,... de su complejo hardware, a la vez que escapan hacia el exterior de la CPU con la misión de gobernar el comportamiento de la memoria buses de E/S, etc. En resumen son estas microordenes las que constituyes el sistema nervioso del ordenador. El problema se plantea al implementar en la CPU un dispositivo que "dispare" una serie de respuestas ante el estimulo de los "LOAD", "STORE", "JUMP", "MOVE"...
Las CPU's cuentan con una pequeña memoria de control de naturaleza ROM en la que se graba el conjunto de microordenes que corresponden a cada instrucción. Cuando una de estas es introducida en el procesador, lo que se hace realmente es utilizarla para direccionar adecuadamente la memoria de control y obtener así las microordenes correspondientes. ¿Ventajas? Un cambio en las instrucciones solo exige regrabar esta ROM.
¿COMO SURGE EL RISC?
Los ordenadores etiquetados como CISC gozan de los privilegios y defectos del microcodigo. La CPU es considerablemente más rápida que la memoria principal. Esto significa que conviene manejar un amplio abanico de instrucciones complejas cuyo significado equivalga al de varias instrucciones simples, disminuyendo así los accesos a memoria. A esto se le añade la tendencia de aumentar el grado de complejidad de las instrucciones para acercarlas a los lenguajes de alto nivel.
Sin embargo, como resultado de ciertos estudios en los que se examino la frecuencia de utilización de las diferentes instrucciones, se observo que el 80 % del tiempo era consumido por solo el 20 % de las instrucciones, con prioridad de los almacenamientos (STORE), cargas (LOAD) y bifurcaciones (BRANCH).
No hay comentarios:
Publicar un comentario